

محاسبه‌ی پتانسیل سطحی و جریان زیرآستانه در ماسفت‌های کانال کوتاه

*قاسم انصاری‌پور

دانشکده فیزیک- دانشگاه یزد

چکیده

با استفاده از یک مدل تحلیلی مبتنی بر حل معادله دوبعدی پواسون، پتانسیل سطحی نمائی در دو ماسفت کانال کوتاه n و p را محاسبه و رسم کرده‌ایم. پتانسیل سطحی بر حسب طول برای ماسفت‌های کانال $1 \mu\text{m}$ مذکور تغییرات زیادی را در طول کانال از چشمه تا چاهک نشان می‌دهد که این رفتار را می‌توان به آثار کانال کوتاه نسبت داد در حالی که مقدار آن در همین ناحیه برای ماسفت کانال $3 \mu\text{m}$ ثابت است. سپس ولتاژ آستانه بر حسب تابعی از طول کانال و هم‌چنین جریان زیرآستانه‌ی چاهک را محاسبه نموده و نشان داده‌ایم که ولتاژ آستانه برای ماسفت‌های کانال کوتاه کاهش می‌یابد. مقایسه پتانسیل سطحی و جریان زیرآستانه‌ی محاسبه شده با نتایج محاسباتی دیگر مدل‌های ارائه شده در این مقاله و داده‌های تجربی ماسفت کانال n ، نشان از توافق قابل قبول بین آن‌ها دارد.

واژه‌های کلیدی: پتانسیل سطحی، ماسفت، کانال کوتاه

مقدمه

کوچک-مقیاس، اهمیت ویژه‌ای می‌یابند. هم‌چنین داشتن اطلاعات دقیق از تراپرد میدان بالا در افزاره‌های زیر میکرو و نانو جهت ارزیابی پتانسیل واقعی آن‌ها برای کاربردهای (VLSI/ULSI) و درک آثار قوی تراپرد غیرتعادلی در این افزاره‌ها لازم و ضروری به نظر می‌رسد [۵-۸].


انصاری‌پور و همکاران مشخصات سرعت-میدان ماسفت‌های کانال کوتاه p را مورد مطالعه قرار داده و نشان داده‌اند که آثار کانال کوتاه همچون اشباع سرعت و فرارفت سرعت در مشخصه‌یابی و مدل‌سازی ماسفت‌های کانال کوتاه باید لحاظ شوند [۷ و ۸]. ولتاژ آستانه‌ی یک ماسفت کانال کوتاه براساس یک تحلیل عددی دوبعدی با دقت تعیین شده است [۱-۴]. گزینه‌ی دیگر به جای مدل‌های مبتنی بر ولتاژ آستانه استفاده از مدل‌هایی بر اساس پتانسیل سطحی ماسفت می‌باشند که اخیراً مورد توجه قرار گرفته‌اند [۹ و ۱۰].

پیشرفت‌های اخیر در زمینه‌ی فناوری رشد لایه‌های بسیار نازک از طریق رو آراستی پرتو-مولکولی، رسوب بخار شیمیائی اکساید-فلز و میکرولیتوگرافی، ساخت قطعات الکترونیکی و نوری بسیار ریز میکرو، زیر میکرو و نانو به صورت مدار مجتمع امکان‌پذیر ساخته است. کوچک‌تر شدن قطعات باعث شده تعداد اجزای بسیار بیش‌تری در تراشه‌های مجتمع خیلی بزرگ-مقیاس (VLSI) و بینهایت بزرگ-مقیاس (ULSI) جا داده شوند [۱-۴]. از طرفی برای افزایش سرعت ترانزیستور، کلیدزنی بالا و کاهش توان مصرفی قطعات بسیار ریز فوق‌الذکر و در عین حال هرچه بیش‌تر برطرف کردن محدودیت‌های فناوری و مشخصه‌یابی الکتریکی در فرآیندهای زیرمیکروی عمیق و تدارک پشتیبانی فناورانه جهت شبیه‌سازی و طراحی سریع و دقیق VLSI، مطالعه‌ی مشخصات ماسفت‌های کانال کوتاه و توسعه مدل‌های تحلیلی

برای این که این مقاله فراگیرنده باشد در قسمت ۱ با استفاده از یک مدل تحلیلی [۱۵] پتانسیل سطحی را محاسبه می‌کنیم (خط توپر در شکل ۱ الف). سپس نتایج به دست آمده از محاسبه پتانسیل سطحی مدل نظری دیگری که در این جا ارائه می‌شود را [۱۶] جهت مقایسه در همین شکل آورده‌ایم (خط- چین در شکل ۱ الف). فرمول‌بندی این مدل‌ها در قسمت ۱ آمده است. در قسمت ۲ فرمول‌بندی ولتاژ آستانه با استفاده از مدل [۱۵] را آورده و نتایج محاسبات مربوطه را در شکل ۳ (الف و ب) نشان داده‌ایم. در ادامه با استفاده از مدل [۱۷] جریان زیرآستانه‌ی چاهک را در قسمت ۳ محاسبه می‌کنیم (خط توپر در شکل ۴ الف). نتایج به دست آمده از محاسبات نظری جریان زیرآستانه با استفاده از مدل‌های دیگر ارائه شده در این مقاله [۱۸-۲۰] را جهت مقایسه به ترتیب به صورت خط- چین و خط- نقطه در همین شکل آورده‌ایم (شکل ۴ الف). در همین شکل مقایسه‌ای بین این نتایج با داده‌های تجربی (نشانه در شکل ۴ الف) نیز داده شده است. در پایان بحث و بررسی و نتیجه‌گیری در قسمت‌های مربوطه آمده است.

مدل‌های مبتنی بر پتانسیل سطحی از مدل‌های دقیق موجود به شمار رفته و دارای مفهوم فیزیکی بالایی می‌باشند. آن‌ها این حسن را دارند که می‌توانند در تمام مناطق عملیاتی افزاری مورد استفاده به کار روند. مدل‌های مبتنی بر پتانسیل سطحی لازم می‌دارند که پتانسیل سطحی کانال بر حسب ولتاژهای پایانه بیان شوند. متأسفانه در حالت عادی که افزاره‌ها دارای آلایش بدنه‌اند پتانسیل سطحی به ولتاژ دروازه از طریق یک معادله شاخص مربوط بوده [۱۱] که دارای یک جواب دقیق تحلیلی به صورت بسته نیست. بنابراین پتانسیل سطحی معمولاً به وسیله روش تکرار یا با استفاده از جواب تقریبی به دست می‌آید [۱۲ و ۱۳]. در هر دو صورت عموماً یک حدس اولیه خوبی برای جواب مورد نیاز است در غیر این صورت دقت یا کارایی محاسبات جداً مورد تردید قرار گرفته باعث می‌شود مدل مورد استفاده از نظر عملی غیرجذاب باشد [۱۴].

در هر حال برای آلایش کم بدنه که در این کار پژوهشی استفاده شده حل پتانسیل سطحی به صورت تابع صریحی از ولتاژهای پایانه امکان‌پذیر است (به قسمت بعدی مراجعه شود).



شکل ۱- نمودار تغییرات پتانسیل سطحی بر حسب طول کانال برای ماسفت یک میکرونی (الف) کانال n و (ب) کانال p. هم‌چنین مقطع یک ماسفت کانال p درون شکل ۱ ب نشان داده شده است

جریان زیرآستانه‌ی چاهک محاسبه می‌شوند. در این جا برای محاسبه‌ی پتانسیل سطحی و ولتاژ آستانه از یک مدل تحلیلی مربوط به یک ماسفت کانال کوتاه که از حل معادله دویبعدی پواسون در ناحیه تهی به دست آمده،

روش تحقیق

در این مقاله بر اساس فیزیک دستگاه ماسفت و با استفاده از معادله‌ی پواسون در کانال که متأثر از میدان الکتریکی دویبعدی است، تغییرات پتانسیل سطحی، ولتاژ آستانه و

چاهک (DIBL)^۱ پتانسیل سطحی ψ برای مسفت (MESFET) کانال n به صورت زیر داده می‌شود [۱۶]

$$\psi(x, z) = \sum_{n=1}^{\infty} [p(n) \sinh(k_n x) + q(n) \sinh(k_n (L - x))] \left(\frac{\sin k_n z}{\sinh k_n L} - \frac{q N_d z^\gamma}{\gamma \epsilon_S} + ad + V_g - \phi_{bi} \right) \quad (۸)$$

که در آن $d, q, N_d, V_g, \phi_{bi}$ به ترتیب ضخامت فیلم سیلیکان، بار الکترون، تراکم آلاینش ذاتی، ولتاژ دروازه و بایاس بستر بوده و

$$p(n) = \frac{\xi}{n\pi} \left[\left(\frac{n\pi q N_d}{\gamma k_n \epsilon_S} - \frac{a}{k_n} \right) \sin \frac{n\pi}{\gamma} + \left(\frac{q N_d}{k_n \epsilon_S} + a \frac{n\pi}{\gamma k_n} + V_g - \phi_{bi} - V_d - V_{bi} \right) \times \cos \frac{n\pi}{\gamma} + V_{bi} + V_d - V_g + \phi_{bi} - \frac{q N_d}{k_n \epsilon_S} \right] \quad (۹)$$

$$q(n) = \frac{\xi}{n\pi} \left[\left(\frac{n\pi q N_d}{\gamma k_n \epsilon_S} - \frac{a}{k_n} \right) \sin \frac{n\pi}{\gamma} + \left(\frac{q N_d}{k_n \epsilon_S} - a \frac{n\pi}{\gamma k_n} + V_g - \phi_{bi} - V_{bi} \right) \times \cos \frac{n\pi}{\gamma} + V_{bi} - V_g + \phi_{bi} - \frac{q N_d}{k_n \epsilon_S} \right] \quad (۱۰)$$

پارامترهای موجود در معادلات (۸ تا ۱۰) را دقیقاً مانند همین مرجع [۱۶] در نظر می‌گیریم. نتیجه محاسبات مربوط به این مدل در شکل (۱ الف) به صورت خط-چین ارائه شده است.

۲- ولتاژ آستانه

در ولتاژ آستانه، کمینه پتانسیل سطحی که در فاصله‌ی $x = x_m$ از چشمه رخ می‌دهد، دو برابر پتانسیل فرمی است یعنی، $\psi(x_m, 0) = 2\psi_F$. با توجه به این مطلب و شرایط مرزی فصل مشترک بین لایه‌های اکساید-سیلیکان، رابطه تحلیلی ولتاژ آستانه به صورت زیر داده می‌شود [۱۵]

$$V_{th} = V_{th0} - \left[\frac{(\psi_{bi} + V_{fb} - V_d)(I_1 + I_2)}{+qN_d d I_\gamma / C_{ox} + V_d I_\gamma} \right] / (1 - I_1 - I_2) \quad (۱۱)$$

$$I_1 = \sum_{n=1}^{\gamma} \frac{\sin^\gamma \beta_n d \cdot \sinh \beta_n (L - x_m)}{\alpha_n \sinh \beta_n L} \cdot \frac{T_{ox} \epsilon_S}{d \epsilon_{ox}} \quad (۱۲)$$

استفاده شده است. جزئیات این مدل در مرجع [۱۵] آمده و ما آن را برای ماسفت کانال p نیز تغییر داده و به کار برده‌ایم (شکل ۱ ب را ببینید). در این مدل، پتانسیل سطحی از شرایط مرزی فصل مشترک بین لایه‌های اکساید-سیلیکان به دست می‌آید.

۱- پتانسیل سطحی

برای پیدا کردن پتانسیل الکتروستاتیکی در ناحیه‌ی تهی از معادله‌ی دو بعدی پواسون به صورت زیر استفاده می‌کنیم

$$\nabla^2 \psi(x, z) = \frac{q N_d}{\epsilon_S} \quad (۱)$$

که در آن ψ پتانسیل الکتروستاتیک، q بار الکترون، ϵ_S نفوذپذیری فیلم سیلیکان و N_d تراکم آلاینش بستر می‌باشند. با استفاده از جداسازی متغیرها می‌توان نشان داد که پتانسیل سطحی ψ برای ماسفت کانال n از رابطه زیر به دست می‌آید [۱۵]

$$\psi(x, z) = \sum_{n=0}^{\infty} \frac{\cos \beta_n (z - d)}{\sinh \beta_n L} \quad (۲)$$

$$[A_n \sinh \beta_n (L - x) + A'_n \sinh \beta_n x] + \phi$$

$$\phi = -\frac{Kz(2d - z)}{2} - \frac{KdT_{ox} \epsilon_S}{\epsilon_{ox}} + V_{gm} \quad (۳)$$

$$K = \frac{q N_d}{\epsilon_S} \quad (۴)$$

$$A_n = \frac{\sin \beta_n d}{\alpha_n \beta_n d} \left[\psi_{bi} - V_{gm} + \frac{K}{\beta_n^2} \right] \quad (۵)$$

$$A'_n = \frac{\sin \beta_n d}{\alpha_n \beta_n d} V_d \quad (۶)$$

که در آن‌ها β_n جواب‌های معادله‌ی زیر می‌باشند

$$\beta_n = \tan^{-1} \left[\frac{\epsilon_{ox}}{\epsilon_S T_{ox} \beta_n} \right] + n\pi, \quad n = 0, 1, 2, \quad (۷)$$

نتیجه محاسبات مربوط به این مدل برای ماسفت‌های کانال n و p در شکل‌های ۱ الف ب) برای کانال $1 \mu\text{m}$ و ۲ الف ب) برای کانال $3 \mu\text{m}$ به صورت خط توپر نشان داده شده است.

در یک فرمول‌بندی دیگری که این جا ارائه می‌شود با لحاظ اثر کانال کوتاه ناشی از پایین رفتن سد القایی

که در آن $\phi_i, \phi_b, V_d, V_{th}, V_g$ به ترتیب ولتاژ دروازه، ولتاژ آستانه، ولتاژ چاهک، اختلاف پتانسیل بین تراز فرمی و تراز ذاتی در ناحیه خنثی و پتانسیل گرمایی kT/q (می‌باشند). پارامترهای $\eta, \delta, \Delta V_{th}, \kappa$ را دقیقاً مانند همین مرجع [۲۰] در نظر می‌گیریم. این معادله جریان چاهک ترانزیستورهای کانال کوتاه را در وارونی ضعیف به دقت پیش‌بینی می‌کند. نتیجه‌ی محاسبات مربوط به این مدل در شکل (۴ الف) به صورت خط-نقطه نشان داده شده است.

نتایج و بحث

شکل ۱ (الف و ب) به ترتیب نمودار تغییرات پتانسیل سطحی در طول کانال (خط توپر) برای دو مسافت کانال n ($N_d=2 \times 10^{16} \text{ cm}^{-3}, T_{ox}=72 \text{ nm}, V_d=4 \text{ V}$) و p ($N_a=2 \times 10^{16} \text{ cm}^{-3}, T_{ox}=72 \text{ nm}, V_d=-5 \text{ V}$) به طول $1 \mu\text{m}$ که با استفاده از معادلات (۱ تا ۷) محاسبه کرده‌ایم را نشان می‌دهد. در این شکل می‌بینیم که پتانسیل سطحی برای این دو مسافت کانال کوتاه تغییرات قابل ملاحظه‌ای در طول کانال داشته و نمی‌توان آن را ثابت نگه داشت. این تغییرات چشم‌گیر پتانسیل سطحی در طول کانال پی‌آمدی از آثار کانال کوتاه است که در ترانزیستورهای کانال بلند (معمولی) کمتر مشاهده می‌شود (شکل ۲ را ببینید). هم‌چنین در شکل ۱ (الف) نتایج محاسبات حاصل از مدل دیگر ارائه شده در این مقاله را [۱۶] جهت مقایسه به صورت خط-چین آورده‌ایم. عدم انطباق این دو خط به خصوص در نزدیکی چاهک به اثر (DIBL) که در محاسبه نتایج به صورت خط-چین در نظر گرفته شده نسبت داده می‌شود [۲۱-۲۳]. مقطع یک مسافت کانال p درون شکل (۱ ب) نشان داده شده است.

$$I_V = \sum_{n=1}^{\infty} \frac{\sin^2 \beta_n d \cdot \sinh \beta_n x_m}{\alpha_n \sinh \beta_n L} \cdot \frac{T_{ox} \epsilon_s}{d \epsilon_{ox}} \quad (13)$$

$$I_V = \sum_{n=1}^{\infty} \left[\frac{\sinh \beta_n x_m + \sinh \beta_n (L - x_m)}{\alpha_n \sinh \beta_n L} \right] \frac{\sin^2 \beta_n d}{\beta_n^2 d^2} \quad (14)$$

که در آن V_{tho} ولتاژ آستانه برای مسافت‌های کانال بلند و $C_{ox} = \epsilon_{ox} / T_{ox}$ می‌باشد. نتیجه محاسبات مربوط به این مدل در شکل ۳ (الف، ب) نشان داده شده است.

۳- جریان زیرآستانه‌ی چاهک

در ناحیه‌ی زیرآستانه، جریان چاهک غالب جریان پخش (و نه جریان سوق) بوده و شبیه جریان کلکتور در یک ترانزیستور دوقطبی با آلایش یکنواخت پایه به دست می‌آید [۱۷]

$$I_{sub} = qSD_n \frac{n(\cdot) - n(L)}{L} \quad (15)$$

که در آن $S = L \cdot y$ سطح مقطع شار جریان، D_n پخش ویژه، $D_n = \mu kT/q$ (μ تحرک، k ثابت بولتزمن و T دمای مطلق) و $n(0)$ و $n(L)$ به ترتیب تراکم‌های الکترون در چشمه و چاهک می‌باشند که توسط روابط زیر داده می‌شوند


$$n(\cdot) = n_i \exp[q(\psi(\cdot, \cdot) - \psi_B) / kT] \quad (16)$$

$$n(L) = n_i \exp[q(\psi(\cdot, \cdot) - \psi_B - V_d) / kT] \quad (17)$$

که در آن‌ها $(\psi_B, V_d, \psi(0,0), n_i)$ به ترتیب تراکم ذاتی، پتانسیل سطحی در چشمه، ولتاژ چاهک و پتانسیل سطحی در چاهک می‌باشند. نتیجه محاسبات مربوط به این مدل در شکل (۴-الف) به صورت خط توپر نشان داده شده است.

در مرجع [۲۰] با لحاظ جابه‌جایی ولتاژ آستانه، ΔV_{th} ناشی از (DIBL) در جریان زیرآستانه، این جریان به صورت زیر داده می‌شود


$$I_{sub} = \kappa \exp\left(\frac{V_g - (V_{th} + \Delta V_{th} - \delta) + \phi_b}{\eta \phi_t} + \frac{\phi_b}{2\phi_t}\right) \times \left[1 - \exp\left(\frac{V_d}{\phi_t}\right)\right] \quad (18)$$



شکل ۲- نمودار تغییرات پتانسیل سطحی بر حسب طول کانال برای یک ماسفت سه میکرونی (الف) کانال n و (ب) کانال p

شکل (۳ الف و ب) به ترتیب نمودار تغییرات ولتاژ آستانه برحسب طول کانال برای ماسفت‌های n ($V_d=5V$) و p ($V_d=-5V$) که با استفاده از معادلات (۱۱ تا ۱۴) محاسبه شده، نشان داده‌ایم. این شکل نشان می‌دهد که ولتاژ آستانه برای ماسفت‌های کانال کوتاه n و p کاهش یافته و برای ماسفت‌های کانال بلند ثابت است. وابستگی مشابهی از V_{th} (ولتاژ آستانه) به طول کانال در مراجع [۲۴ و ۲۵] گزارش شده است.

شکل (۲ الف و ب) مانند شکل (۱ الف و ب) بوده با این تفاوت که برای دو ماسفت کانال n و p به طول $3 \mu m$ نشان داده شده است. مشاهده می‌شود که پتانسیل سطحی در بیش‌تر نقاط برای هر دو ماسفت کانال n و p، به جز در فواصل کوتاه نزدیک به چشمه و چاهک، همان‌طور که برای ماسفت‌های کانال بلند انتظار می‌رود ثابت می‌باشد. ثابت‌های مورد استفاده در محاسبات این شکل برای هر دو ماسفت کانال n و p مانند ثابت‌های داده شده در شکل (۱) می‌باشند.





شکل ۳- نمودار تغییرات ولتاژ آستانه بر حسب طول کانال برای ماسفت (الف) کانال n و (ب) کانال p

هوارد و بار فضایی درون کانال و آثار آن روی پتانسیل سطحی را محاسبه نمود [۲۶]. محاسبات مربوط به جریان زیرآستانه (یا جریان خاموشی دستگاه) برحسب، V_g-V_{th} (ولتاژ دروازه منهای ولتاژ

در یک مدل تحلیلی مفصل‌تر باید ولتاژ آستانه برای ماسفت‌های کانال کوتاه را با استفاده از حل دوبعدی معادله پواسون با لحاظ تابع موج حالت زمینه فانگ و

اندازه‌گیری شده‌اند. توافق خوبی بین مقادیر تجربی و محاسبه به ویژه در ولتاژهای منفی تر دروازه مشاهده می‌شود. در ولتاژهای بالاتر دروازه محاسبات نظری مربوط به منحنی خط- نقطه توافق بهتری با داده‌های تجربی در شکل (۴-الف) نشان می‌دهد که این به خاطر لحاظ جابه‌جایی ولتاژ آستانه ناشی از DIBL در وارونی ضعیف در این مدل می‌باشد. عدم انطباق کامل منحنی خط- نقطه با داده‌های تجربی به ویژه در ولتاژهای بالاتر دروازه به خاطر لحاظ نکردن وارونی متوسط حامل‌ها (الکترون‌ها) در این مدل است. شکل (۴-ب) محاسبات مربوط به جریان زیرآستانه برحسب $V_g - V_{th}$ برای ماسفت p را نشان می‌دهد [۱۷].



شکل ۴- نمودار تغییرات جریان زیرآستانه برحسب، $V_g - V_{th}$ برای ماسفت (الف) کانال n و (ب) کانال p. نشانه‌ها در شکل الف داده‌های تجربی جریان در ناحیه زیر آستانه است [۱۷]

کوتاه n و p با طول‌های $1 \mu\text{m}$ و $3 \mu\text{m}$ محاسبه و رسم شده است. پتانسیل سطحی در طول کانال برای ماسفت‌های کانال کوتاه $1 \mu\text{m}$ تغییرات زیادی داشته ولی مقدار آن در فاصله‌ی بین چشمه و چاهک برای ماسفت‌های کانال $3 \mu\text{m}$ ثابت است. با استفاده از پتانسیل سطحی، ولتاژ آستانه‌ی ماسفت‌های کانال n و p تعیین شد. نشان داده شد که ولتاژ آستانه برای ماسفت‌های کانال کوتاه n و p کاهش یافته اما مقدار آن برای ماسفت‌های نظیرشان که کانال بلندتری دارند ثابت است.

جریان چاهک در ناحیه‌ی زیرآستانه برای ماسفت‌های کانال n و p محاسبه و رسم شد. داده‌های تجربی

آستانه) برای ماسفت n بر اساس مدل مرجع‌های [۱۷] (معادلات ۱۵ تا ۱۷)، [۱۸-۲۰] (معادله ۱۸ و دیگر معادلات مربوطه از همین مرجع) را انجام داده‌ایم که نتایج محاسبات نظری مربوطه به ترتیب به صورت خط توپر، خط- چین و خط- نقطه در شکل (۴ الف) نشان داده شده‌اند. نشانه‌ها در این شکل داده‌های تجربی اندازه‌گیری شده‌ی جریان در ناحیه زیرآستانه است که جهت مقایسه با نتایج محاسبات (خطوط) داده شده‌اند. این داده‌های تجربی از مرجع [۱۷] گرفته شده و برای ماسفتی با مشخصات

$$(T_{ox} = 50 \text{ nm}, N_a = 10^{16} \text{ cm}^{-3}, L = 3 \mu\text{m}, y = 30 \mu\text{m})$$

نتیجه‌گیری

با استفاده از روابط تحلیلی پتانسیل سطحی می‌توان ولتاژ آستانه، جریان زیرآستانه‌ی چاهک و ولتاژ شکست ماسفت‌های کانال کوتاه را به دست آورده و همچنین می‌توان از آن (پتانسیل سطحی) جهت تجزیه و تحلیل مدار و تشخیص فرآیند استفاده کرد. ناحیه‌ی زیرآستانه سازوکار روشن و خاموش شدن کلید را توصیف می‌کند و در ماسفتی که به عنوان کلید در عملیات منطق دیجیتال و حافظه به کار برده می‌شود، این ناحیه از اهمیت ویژه‌ای برخوردار است.

نمودار تغییرات پتانسیل سطحی بر اساس حل معادله دو بعدی پواسون از چشمه تا دروازه برای ماسفت‌های کانال

- Si/SiGe modulation doped heterostructure", *Thin Solid Films* 517 (2009) 6105-6108.
- [6] Ansaripour, G.; "Mobility of holes in a Si/SiGe metal oxide semiconductor field effect transistor", *Thin Solid Films* 518 (2010) 5599-5603.
- [7] Ansaripour, G.; Braithwaite, G.; Agan, S.; Whall, T.E.; Parker, E.H.C.; "Study of velocity field characteristics in pseudomorphic Si_{0.8}Ge_{0.2} p-channel metal-oxide-semiconductor field effect transistor", *Microelectronic Engineering* 51-52 (2000) 541-546.
- [8] Kaya, S.; Zhao, Y.P.; Watling, J.R.; Asenov, A.; Barker, J.R.; Ansaripour, G.; Braithwaite, G.; Whall, T.E.; Parker, E.H.C.; "Indication of velocity overshoot in strained Si_{0.8}Ge_{0.2} p-channel MOSFETs", *Semiconductor Science and Technology* 15 (2000) 573-578.
- [9] Chen, T.L.; Gildenblat, G.; "Analytical approximation for the MOSFET surface potential", *Solid State Electronics* 45 (2001) 335-339.
- [10] Gildenblat, G.; Zhu, Z.; McAndrew, C.C.; "Surface potential equation for bulk MOSFET", *Solid State Electronics* 53 (2009) 11-13.
- [11] Liou, J.J.; Ortiz-Conde, A.; Garcia, S.; Sanchez, F.J.; "Design and Analysis of MOSFETs: Modeling, Simulation and Parameter Extraction", Kluwer Academic Publisher, Boston, (1998).
- [12] Chen, T.L.; Gildenblat, G.; "Analytical approximation for the MOSFET surface potential", *Solid State Electronics* 45 (2001) 335-339.
- اندازه‌گیری شده‌ی ماسفت کانال n مانند مقادیر محاسبه شده وابستگی نمائی I_d به $V_g - V_{th}$ را نشان می‌دهد. در خاتمه برای نشان دادن راستی مدل‌های ارائه شده در این مقاله نتایج محاسبات مربوط به پتانسیل سطحی با استفاده از دو مدل و نتایج محاسبات مربوط به جریان چاهک در ناحیه‌ی زیرآستانه با استفاده از سه مدل و داده‌های تجربی برای ماسفت کانال n مقایسه‌ای به عمل آمده و توافق خوبی بین آن‌ها حاصل شد.

منابع

- [1] Greenfield, J.A.; Dutton, R.W.; "Nonplanar VLSI device analysis using the solution of Poisson's equation", *IEEE Transaction Electron Devices ED-27* (1980) 1520-1532.
- [2] Troutman, R.R.; Chakravarti, S.N.; "Subthreshold characteristics of insulated gate field effect transistors", *IEEE Transaction Circuit Theory CT-20* (1973) 659-665.
- [3] Masuda, H.; Nakai, M.; Hori, R.; Kubo, M.; "Device design of short channel MOSFETs based on two dimensional numerical analysis program", *Transaction IECE Japan C-60* (1977) 205-212.
- [4] Sai-Halasz, G.A.; Woderman, M.R.; Kern, D.P.; Ganin, E.; Rishton, S.; Ng, H.Y.; Zicherman, D.S.; Moy, D.; Chang, T.S.P.; Denard, R.H.; "Experimental technology and characterization of self-aligned 0.1 μ m-gate-length low-temperature operation NMOS devices", *IEDM* 33 (1987) 397-400.
- [5] Ansaripour, G.; "The effect of hot phonons on the hole drift velocity in a p-type

- [22] MINIMOS 6.1, "User's Guide Institute of Microelectronics", TU Vienna, (1999).
- [23] Mutlu, A.; Rahman, M.; "Two dimensional analytical model for drain induced barrier lowering (DIBL) in short channel MOSFETs", *Proceeding of IEEE South East Conference April* (2000).
- [24] Yang, M.H.; Yu, Q.; Xiao, B.; Xie, X.F.; Yang, P.F.; "An analytical physical model for short-channel MOSFETs", *Semiconductor Science and Technology* 14 (1999) 715-520.
- [25] Toyabe, T.; Asai, S.; "Analytical models of threshold voltage and breakdown voltage for short channel MOSFETs derived from two dimensional analysis", *IEEE Transaction Electron Device ED-26* (1979) 453-461.
- [26] Ansaripour, G.; "Two dimensional analytical threshold voltage modeling of pseudomorphic $\text{Si}_{0.8}\text{Ge}_{0.2}$ p-channel MOSFETs", *Acta Physica Polonica* 120 (2011) 1043-1046.
- [13] Shigyo, N.; "An explicit expression for surface potential at high-end of moderate inversion", *IEEE Transaction Electron Device ED-49* (2002) 1265-1273.
- [14] McAndrew, C.C.; Victory, J.J.; "Accuracy of approximations in MOSFET charge models", *IEEE Transaction Electron Device ED-49* (2002) 72-81.
- [15] Poole, D.R.; Kwong, D.L.; "Two-dimensional analytical modeling of threshold voltage of short-channel MOSFETs", *IEEE Electron Device Letters EDL-5* (1984) 443-445.
- [16] Chiang, T.K.; Wang, Y.H.; Hong, M.P.; "Modeling of threshold voltage and subthreshold swing of short-channel SOI MESFETs", *Solid State Electronics* 43 (1999) 123-129.
- [17] Sze, S.M.; "Semiconductor Devices, Physics and Technology, John Wiley & Sons, New York, (1983).
- [18] Chang, C.T.M.; Vrotsos, T.; Frizzell, M.T.; Carroll, R.; "A subthreshold current model for GaAs MOSFET's", *IEEE Electron Device Letters* 8 (1987) 69-72.
- [19] Conger, J.; Peczkalski, A.; Shur, M.S.; "Subthreshold current ion GaAs MOSFETs", *IEEE Electron Device Letters* 9 (1988) 128-129.
- [20] Mutlu, A.A.; Gunther, N.G.; Rahman, M.; "Analysis of two dimensional effects on subthreshold current in submicron MOS transistors", *Solid State Electronics* 46 (2002) 1133-1137.
- [21] Tsividis, Y.P.; "Operation and Modeling of the MOS Transistor", McGraw-Hill, New York, (1987).